No |
214196 |
標題(和) |
フローティング型スケーリングキャパシタの一構成 |
標題(英) |
A construction of a floating-type scaling capacitor |
研究会名(和) |
回路とシステム, 通信方式, 信号処理 |
研究会名(英) |
Circuits and Systems, Communication Systems, Signal Processing |
開催年月日 |
2012-03-08 |
終了年月日 |
2012-03-09 |
会議種別コード |
5 |
共催団体名(和) |
|
資料番号 |
CAS2011-141, SIP2011-161, CS2011-133 |
抄録(和) |
大きな時定数を必要とする集積化低周波フィルタのチップ面積を削減するための手法として、電流帰還によって見かけ上のキャパシタを大きく見せるインピーダンススケーリング技術が知られている。\r\nこの技術による従来回路は片端子接地の低インピーダンス素子を実現している。\r\n本稿は両側非接地型のインピーダンススケーリング回路の一構成法を提案する。\r\n提案回路は様々な回路に応用可能である。提案回路を用いて構成したバイカッドフィルタのシミュレーション結果を示し、提案手法の有効性を確認する。 |
抄録(英) |
Impedance scaling technique is known as a method to reduce area of large capacitances for low frequency integrated filters.\r\nThe conventional circuit realizes a grounded low impedance device.\r\nThis paper proposes a construction of a floating-type impedance scaling circuit.\r\nThe proposed circuit can be applied to various low frequency analog circuits.\r\nThe validity of the proposed circuit is confirmed by simulation of a biquad filter employing the proposed circuit. |
収録資料名(和) |
電子情報通信学会技術研究報告 |
収録資料の巻号 |
Vol.111, No.465,466,467 |
ページ開始 |
189 |
ページ終了 |
194 |
キーワード(和) |
アナログ集積回路,CMOS回路,インピーダンススケーリング回路,低周波用フィルタ,バイカッドフィルタ |
キーワード(英) |
Analog integrated circuits,CMOS,Impedance scaling circuits,Low frequency filters,Biquad filter |
本文の言語 |
JPN |
著者(和) |
藤井達哉 |
著者(ヨミ) |
フジイ タツヤ |
著者(英) |
Fujii Tatsuya |
所属機関(和) |
防衛大学校 |
所属機関(英) |
National defense Academy |
著者(和) |
松元藤彦 |
著者(ヨミ) |
マツモト フジヒコ |
著者(英) |
Matsumoto Fujihiko |
所属機関(和) |
防衛大学校 |
所属機関(英) |
National defense Academy |
著者(和) |
大淵武史 |
著者(ヨミ) |
オオブチ タケシ |
著者(英) |
Ohbuchi Takeshi |
所属機関(和) |
防衛大学校 |
所属機関(英) |
National defense Academy |
著者(和) |
阿部友美 |
著者(ヨミ) |
アベ トモミ |
著者(英) |
Abe Tomomi |
所属機関(和) |
防衛大学校 |
所属機関(英) |
National defense Academy |