| No | 205013 |
|---|---|
| 標題（和） | 100ギガビットイーサネット対応レーン縮退技術の研究 |
| 標題（英） | Lane Degeneration Technology for 100Gbit Ethernet |
| 研究会名（和） | 通信方式 |
| 研究会名（英） | Communication Systems |
| 開催年月日 | 2010-11-11 |
| 終了年月日 | 2010-11-12 |
| 会議種別コード | 5 |
| 共催団体名（和） | |
| 資料番号 | CS2010-39 |
| 抄録（和） | 100GbEマルチレーン伝送方式は、データを複数のレーンに分割してパラレル伝送することで高速化に成功した。しかし100GbEは、複数のレーンのうち1本でも使用不能になるとリンクが切断されてしまい、信頼性の低下が問題となる。そこで、本研究では一部のレーンで発生した障害を回避してリンクを維持可能な物理層アーキテクチャを提案する。提案方式では各レーンのビットエラーレートを監視し、正常と判断したレーンにのみデータを振り分けることを特徴とする。さらに、FPGAベースの試作機を作製し、提案方式の有効性を実証した。 |
| 抄録（英） | Multi-lane 100GbE transmission is successfully accelerated by the parallel transmission data is divided into multiple lanes. However, 100GbE, the link becomes unavailable down a single lane of more than one lane. Decrease in reliability is a problem. Therefore, in this study occurred in the lane to avoid some failures, we propose an architecture that can maintain a physical layer link. In the proposed scheme to monitor the bit of each lane, the lane only distributes the data judged to be normal. In addition, FPGA-based prototypes were fabricated, demonstrating the effectiveness of the proposed scheme. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.110, No.269 |
| ページ開始 | 13 |
| ページ終了 | 18 |
| キーワード（和） | 100ギガビットイーサネット,マルチレーン伝送,レーン縮退 |
| キーワード（英） | 100Gbit Ethernet,Multilane Transmission,Lane Degeneration |
| 本文の言語 | JPN |
| 著者（和） | 神戸章宏 |
| 著者（ヨミ） | カンベ アキヒロ |
| 著者（英） | Akihiro Kanbe |
| 所属機関（和） | 株式会社日立製作所 |
| 所属機関（英） | Hitachi, Ltd. |
| 著者（和） | 光野正志 |
| 著者（ヨミ） | コウノ マサシ |
| 著者（英） | Masashi Kono |
| 所属機関（和） | 株式会社日立製作所 |
| 所属機関（英） | Hitachi, Ltd. |
| 著者（和） | 豊田英弘 |
| 著者（ヨミ） | トヨダ ヒデヒロ |
| 著者（英） | Hidehiro Toyoda |
| 所属機関（和） | 株式会社日立製作所 |
| 所属機関（英） | Hitachi, Ltd. |