| No | 200467 |
|---|---|
| 標題（和） | ［ポスター講演］データ転送に基づく多階層化キャッシュアーキテクチャ向けコード自動並列化手法 |
| 標題（英） | [Poster Presentation] Automatic Code Parallelization base on quantitative evaluation of data transfer for multi-layered cache architecture |
| 研究会名（和） | 信号処理, 回路とシステム, 通信方式 |
| 研究会名（英） | Signal Processing, Circuits and Systems, Communication Systems |
| 開催年月日 | 2010-03-01 |
| 終了年月日 | 2010-03-02 |
| 会議種別コード | 5 |
| 共催団体名（和） | |
| 資料番号 | CAS2009-119, SIP2009-164, CS2009-114 |
| 抄録（和） | 本論文ではデータ転送の定量的評価に基づく多階層化キャッシュアーキテクチャ向け帰納的コード自動並列化手法を提案する.バースト転送を有効に使うために空間的・時間的局所性のあるデータをまとめ,それらのデータ群に対応する命令群の配置をデータ依存関係やキャッシュ容量の評価に基づき決定する.さらにバス競合を減少させるために適切なタイミングでプリロードを挿入する.計算機実験の結果,提案手法と粗粒度で並列化された従来手法で出力されたサイクル数を比較し性能が向上していることを確認した. |
| 抄録（英） | An automatic code parallelization method based on quantitative evaluation of data transfer for multi-layered cache architecture is proposed. In order to effectively exploit burst transmission scheme at cache units, a procedure to pack data of higher temporal and spatial locality is given. Then, data packages and the corresponding instructions are assigned onto caches and processor cores, respectively, according to evaluation in data dependency, data transmission duration and cache capacity. Finally, preload operations for caches are scheduled at appropriate timing, so that bus conflicts and redundant data transmissions are avoided. The experimental results conducted for several example programs show effectiveness of the proposed method. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.109, No.434,435,436 |
| ページ開始 | 235 |
| ページ終了 | 236 |
| キーワード（和） | マルチコア,マルチレイヤーキャッシュ,スケジューリング,自動並列化 |
| キーワード（英） | Multi-core,Multi-layer cache,Scheduling,Automatic parallelization |
| 本文の言語 | JPN |
| 著者（和） | 則武卓也 |
| 著者（ヨミ） | ノリタケ タクヤ |
| 著者（英） | Takuya Noritake |
| 所属機関（和） | 東京工業大学 |
| 所属機関（英） | Tokyo Institute of Technorogy |
| 著者（和） | 杉野暢彦 |
| 著者（ヨミ） | スギノ ノブヒコ |
| 著者（英） | Nobuhiko Sugino |
| 所属機関（和） | 東京工業大学 |
| 所属機関（英） | Tokyo Institute of Technorogy |