| No | 196433 |
|---|---|
| 標題（和） | O(log2N)の処理時間を有するベネス網の並列制御回路の設計 |
| 標題（英） | Design of partially-asynchronous parallel processing elements for setting up Benes networks in O(log2N) time |
| 研究会名（和） | 通信方式 |
| 研究会名（英） | Communication Systems |
| 開催年月日 | 2009-07-02 |
| 終了年月日 | 2009-07-03 |
| 会議種別コード | 5 |
| 共催団体名（和） | |
| 資料番号 | CS2009-14 |
| 抄録（和） | |
| 抄録（英） | |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.109, No.116 |
| ページ開始 | 7 |
| ページ終了 | 10 |
| キーワード（和） | |
| キーワード（英） | |
| 本文の言語 | ENG |
| 著者（和） | 小原仁 |
| 著者（ヨミ） | オバラ ヒトシ |
| 著者（英） | Hitoshi Obara |
| 所属機関（和） | 秋田大学 |
| 所属機関（英） | Akita University |