詳細表示

No 180313
標題(和) [ポスター講演]遺伝的アルゴリズムを用いた線形変換回路合成における計算時間削減
標題(英) [Poster Presentation] Computation reduction in linear transform circuit synthesis using genetic algorithm
研究会名(和) 信号処理, 回路とシステム, 通信方式
研究会名(英) Signal Processing, Circuits and Systems, Communication Systems
開催年月日 2007-03-05
終了年月日 2007-03-06
会議種別コード 5
共催団体名(和)
資料番号 CAS2006-97, SIP2006-198, CS2006-114
抄録(和) 線形変換回路はDFT・DCTなど様々な変換において使われている回路であり、ハードウェアで実現する場合、遅延時間・回路規模をできるだけ小さくすることが要求される。そのために定数乗算器をシフト加算に置き換え、それらを共有化する方法が提案されているが、それらの組み合わせの最適化問題では、係数行列のサイズが大きくなるに従い、計算時間や最適性に問題が生じることが知られている。\r\nそこで本研究では、係数行列を分割し、シフト加減算を決定する際の検索に制限をかけ、それぞれを最適合成することによって、計算時間削減を行う方法を提案する。その際、入力の順序によって遅延時間・回路規模が変化するため、入力順序を組み合わせ最適化問題として扱い、線形変換回路合成の解の最適性と計算時間の関係の検証を行う。
抄録(英) A linear transform circuit is often used in various transform such as DCT and DFT. In realizing in hardware, it is important to reduce delay time and circuit area. By replacing each constant multiplier with shifts and additions, and sharing them, the circuit area can be reduced. However, in the solution using a combinatorial optimization, the problem occurs that the computation and the optimality deteriorate as the size of the coefficient matrix grows. \r\nIn this study, we propose the method of the computation reduction by partitioning the coefficient matrix and synthesizing each sub-matrix optimally. Furthermore, reducing the search space efficiently, the relation between the optimality and the computation of the linear transform circuit synthesis is verified.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 Vol.106, No.568,570,572
ページ開始 23
ページ終了 27
キーワード(和) 遺伝的アルゴリズム,最適化,線形変換回路,計算時間削減
キーワード(英) genetic algorithm,optimization,linear transform circuit,computation reduction
本文の言語 JPN
著者(和) 鈴木麻衣
著者(ヨミ) スズキ マイ
著者(英) Mai Suzuki
所属機関(和) 神奈川大学
所属機関(英) Kanagawa University
著者(和) 佐々木孝雄
著者(ヨミ) ササキ タカオ
著者(英) Takao Sasaki
所属機関(和) 神奈川大学
所属機関(英) Kanagawa University
著者(和) 豊嶋久道
著者(ヨミ) トヨシマ ヒサミチ
著者(英) Hisamichi Toyoshima
所属機関(和) 神奈川大学
所属機関(英) Kanagawa University

WWW サーバ管理者
E-mail: webmaster@ieice.org