詳細表示

No 180303
標題(和) 無線LAN用10bit, 40MSample/s 電流出力型D/A変換器の設計
標題(英) Design of 10-bit, 40MSample/s Current-Steering D/A Converter for WLAN
研究会名(和) 信号処理, 回路とシステム, 通信方式
研究会名(英) Signal Processing, Circuits and Systems, Communication Systems
開催年月日 2007-03-05
終了年月日 2007-03-06
会議種別コード 5
共催団体名(和)
資料番号 CAS2006-87, SIP2006-188, CS2006-104
抄録(和) CMOS素子の微細化に伴い、電源電圧は減少し続けており、90nmプロセスでは、デジタル回路の電源電圧は1.2Vまで下がっている。無線通信システムの中で、デジタルアナログ(D/A)変換器はデジタルベースバンドチップと混載される事が多いため、コストの面からデジタル回路と同じ電源電圧で動作する事が望ましい。一方で、出力信号振幅に関しては、現在の無線通信システムとの整合性から、今までと同程度の値である事が望ましい。本稿では、電源電圧1.2V、出力信号振幅1.0Vpp(差動)実現のために、フォールディッドカスコード構造を用いた電流出力型D/A変換器について提案する。無線LAN(WLAN)チップでの応用を考え、変換速度は40MSample/s(MSPS)、ビット数は10ビットとした。シミュレーションの結果、SFDR(Spurious Free Dynamic Range)は、67dBであった。フォールディッドカスコード構造を用いることで、低電源電圧かつ高出力振幅で動作するD/A変換器を実現する事が出来る。
抄録(英) In an advanced CMOS technology, the supply voltage has been decreased and digital circuits should operate at 1.2V supply voltage in 90nm CMOS process. In wireless communication, since D/A converter is often integrated with digital baseband circuits, it is desirable to operate at the same voltage as digital circuits. In this article, we propose a current-steering D/A converter using folded cascode architecture, which operates at 1.2V supply voltage and achieves 1.0Vpp output swing. For WLAN applications, sampling rate is 40MSPS and resolution is 10 bit. Simulation results show that SFDR is 67dB at 1MHz input frequency. Folded cascode architecture is effective to design D/A converters that operate at low supply voltage and achieve high output swing.
収録資料名(和) 電子情報通信学会技術研究報告
収録資料の巻号 Vol.106, No.567,569,571
ページ開始 57
ページ終了 61
キーワード(和) D/A変換器,低電源電圧,フォールディッドカスコード
キーワード(英) D/A converter,low supply voltage,folded cascode
本文の言語 JPN
著者(和) 大滝信二
著者(ヨミ) オオタキ シンジ
著者(英) Shinji Otaki
所属機関(和) 株式会社東芝
所属機関(英) Toshiba Corporation
著者(和) 上野武司
著者(ヨミ) ウエノ タケシ
著者(英) Takeshi Ueno
所属機関(和) 株式会社東芝
所属機関(英) Toshiba Corporation
著者(和) 板倉哲朗
著者(ヨミ) イタクラ テツロ
著者(英) Tetsuro Itakura
所属機関(和) 株式会社東芝
所属機関(英) Toshiba Corporation

WWW サーバ管理者
E-mail: webmaster@ieice.org