| No | 172958 |
|---|---|
| 標題（和） | キャッシュメモリを考慮した領域分割DWT法 |
| 標題（英） | Spatial Segmented Fast DWT Method Considering Size of Cache Memory |
| 研究会名（和） | 回路とシステム, 信号処理, 通信方式 |
| 研究会名（英） | Circuits and Systems, Signal Processing, Communication Systems |
| 開催年月日 | 2006-03-06 |
| 終了年月日 | 2006-03-07 |
| 会議種別コード | 5 |
| 共催団体名（和） | |
| 資料番号 | CAS2005-117, SIP2005-163, CS2005-110 |
| 抄録（和） | |
| 抄録（英） | |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.105, No.633,635,637 |
| ページ開始 | 123 |
| ページ終了 | 128 |
| キーワード（和） | |
| キーワード（英） | |
| 本文の言語 | JPN |
| 著者（和） | 新保翔吾 |
| 著者（ヨミ） | シンボ ショウゴ |
| 著者（英） | Shogo Shinbo |
| 所属機関（和） | 東京都立大学 |
| 所属機関（英） | Tokyo Metropolitan University |
| 著者（和） | 吉田邦明 |
| 著者（ヨミ） | ヨシダ クニアキ |
| 著者（英） | Kuniaki Yoshida |
| 所属機関（和） | 首都大学東京 |
| 所属機関（英） | Tokyo Metropolitan University |
| 著者（和） | 西川清史 |
| 著者（ヨミ） | ニシカワ キヨシ |
| 著者（英） | Kiyoshi Nishikawa |
| 所属機関（和） | 首都大学東京 |
| 所属機関（英） | Tokyo Metropolitan University |
| 著者（和） | 貴家仁志 |
| 著者（ヨミ） | キヤ ヒトシ |
| 著者（英） | Hitoshi Kiya |
| 所属機関（和） | 首都大学東京 |
| 所属機関（英） | Tokyo Metropolitan University |