| No | 131668 |
|---|---|
| 標題（和） | アナログニューロチップを介した学習システム |
| 標題（英） | Learning System using Analog Neuro-chip |
| 研究会名（和） | 回路とシステム, ディジタル信号処理, 通信方式 |
| 研究会名（英） | Circuits and Systems, Digital Signal Processing, Communication Systems |
| 開催年月日 | 2001-03-22 |
| 終了年月日 | 2001-03-23 |
| 会議種別コード | 2 |
| 共催団体名（和） | |
| 資料番号 | CAS2000-126,DSP2000-184,CS2000-146 |
| 抄録（和） | 本稿では、アナログニューロチップの試作とアナログニューロチップの出力を用いてバックプロパゲーション法を実行する学習システムについて述べる。はじめに、階層型ニューラルネットワークの設計と試作チップについて示し、本システムを用いることにより、アナログ電子回路に対して最適なシナプス荷重を求めることができることを示す。最後に、本システムがニユーロチップの入出力特性のばらつきを抑えることが可能であることを示す。 |
| 抄録（英） | This paper describes the fabrication of analog neuro-LSI and a learning system with the neuro-chip, which uses the output of neuro-chip for learning. First, the design and fabrication of the multi-layer neural network are shown. Next, the construction of learning system is described and the system performance is estimated. Finally, we show that this system can cancel the fluctuation of analog LSIs and is useful and practical. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.100 No.717〜722 |
| ページ開始 | 109 |
| ページ終了 | 114 |
| キーワード（和） | 学習システム |
| キーワード（英） | Learning System |
| 本文の言語 | JPN |
| 著者（和） | 浅井秀樹 |
| 著者（ヨミ） | アサイヒデキ |
| 著者（英） | Asai Hideki |
| 所属機関（和） | 静岡大学工学部システム工学科 |
| 所属機関（英） | Department of Systems Engineering, Faculty of Engineering, Shizuoka University |
| 著者（和） | 米山輝 |
| 著者（ヨミ） | ヨネヤマテル |
| 著者（英） | Yoneyama Teru |
| 所属機関（和） | 静岡大学大学院電子科学研究科電子応用工学専攻 |
| 所属機関（英） | Graduate school of Electronic science and Technology, Shizuoka University |
| 著者（和） | 吉田昌弘 |
| 著者（ヨミ） | ヨシダマサヒロ |
| 著者（英） | Yoshida Masahiro |
| 所属機関（和） | 静岡大学理工学研究科システム工学専攻 |
| 所属機関（英） | Graduate School of Science and Technology, Shizuoka University |
| 著者（和） | 高崎努 |
| 著者（ヨミ） | タカサキツトム |
| 著者（英） | Takasaki Tutom |
| 所属機関（和） | システック |
| 所属機関（英） | Systec Corporation |
| 著者（和） | 東藤良奈 |
| 著者（ヨミ） | トウドウヨシナ |
| 著者（英） | Todo Yoshina |
| 所属機関（和） | システック |
| 所属機関（英） | Systec Corporation |