

フェーズドアレイアンテナのための位相可変 PLL

塩見 英久[†] 八木 隆典[†] 岡村 康行[†]

[†] 大阪大学大学院基礎工学研究科 〒560-8531 大阪府豊中市待兼山町 1-3

E-mail: [†] shiomi@ee.es.osaka-u.ac.jp

あらまし 本報告では、不完全な積分型ループフィルタを位相制御に用いた可変位相 PLL 発振器について述べる。ループフィルタの漏れ電流に起因する定常位相差を制御して位相器として用いる際の動作原理について詳しく検討した。検討結果に基づく位相誤差の計算値が実験値とよく一致することを確認した。

キーワード 位相器、位相同期ループ、フェーズドアレイアンテナ

Phase Variable PLL Oscillator for Phased Array Antenna

Hidehisa SHIOMI[†] Takafumi YAGI[†] and Yasuyuki OKAMURA[†]

[†] Graduate School of Engineering Science, Osaka University

1-3 Machikaneyama, Toyonaka-shi, Osaka, 560-8531 Japan

E-mail: [†] shiomi@ee.es.osaka-u.ac.jp

Abstract This paper describes a phase variable phase lock loops (PLL) oscillator using imperfect integral loop filter as the mechanism to enable local signal phase to shift. The circuit configuration to achieve a beamformer by the oscillator array is simple and expected for low power consumption. In the experiment, PLL output phase was shifted by controlling the leak current in the loop filter.

Keyword Phase shifter, Phase lock loops, Phased array antenna

1. はじめに

フェーズドアレイアンテナを構築するためには各アンテナから送信される無線信号(RF 信号)の位相制御が必要になる。位相制御を行うには、RF 信号の位相を直接制御する方法に加えて、ベースバンド信号(BB 信号)の位相やローカル信号の位相を制御して間接的に RF 信号の位相を制御する方法がある。無線送電のような狭帯域アプリケーションにおいては、位相器の電力損失を最小限に抑えることができる発振源の位相を直接制御する RF 位相式が適している。そこで、本研究では PLL(Phase Locked Loop)による位相制御機能を持つ RF 発振器について、動作原理について着目し検討した。

2. 位相可変 PLL

PLL(Phase Locked Loop)は、入力信号に正確に同期した周波数の信号を発振する回路である。デジタル信号により正確に周波数を制御できるため、携帯電話や無線機に必要不可欠な回路である。また、マイクロプロセッサの内部クロック倍増などにも利用されており、今日の無線技術やコンピュータ技術に大きく貢献している。PLL には、その目的に応じて数種の構成があるが、ここでは遅倍回路として、図 1 のようなブロックからなるループ回路を考える。




図 1. PLL の基本ブロック図

位相比較器は、二つの入力の位相差を電流や電圧として出力するものであり、VCO は制御電圧に応じて周波数が上下する発振器である。ループフィルタは、位相比較器の出力から位相比較周波数(位相比較器入力に加える周波数)の成分を取り除き VCO の制御電圧を整形するために必要なフィルタである。これらの位相比較器、ループフィルタ、VCO、1/N 分周器により形成されたループは負帰還を構成し、位相比較器の入力位相差が 0 になるところで安定する。安定状態になることを PLL がロックするといい、このとき VCO の出力位相と参照信号の位相との間に次式が成立する。

$$\theta_{VCO} = \frac{N}{R} \theta_{REF} \quad (1)$$

PLL を遅倍器として用いることで RF 帯の発振器を構築できるが、ループフィルタに工夫を加えることにより、出力される RF 信号の位相を制御することができる。

位相比較器に入力される信号はデジタル信号であるから、位相を比較するとは、入力信号の立ち上がり又は立ち下がりのタイミングの差を比較することとなる。また、比較結果を電流として出力する機構をチャージポンプと呼ぶ。チャージポンプの概念図を図 2 に示す。




図 2 チャージポンプの概念図

位相比較器に入力される R 分周された参照信号の位相を ϕ_r 、N 分周された帰還信号の位相を ϕ_n とする。チャージポンプ出力付きの位相比較器は、これら二つの位相の立ち上がりエッジに対して、Source・High-Impedance・Sink の 3 つの状態を持つ出力を作ることができる。実際の動作例を図 3 に示す。





図 3 チャージポンプ電流出力型位相比較器の動作例

ϕ_r に対して ϕ_n が遅れている場合には、その位相差に応じた正のパルスが生じ (Source)，逆に、 ϕ_r に対して ϕ_n が遅れている場合 (Sink) には、負のパルスが生じる。 ϕ_r と ϕ_n の位相が一致している場合にはチャージポンプからの出力は生じない (High-Impedance)。

理論的には PLL がロックしている状態において、参照信号と出力信号の間には先に示した式(1)の関係が成立立つ。このとき、チャージポンプ出力は図 4(a)に示すようにハイインピーダンス状態が持続している必要がある。



(a)目的ロック状態

図 4 定常状態における位相比較器とチャージポンプの動作

しかし、実際のロック状態では、チャージポンプのハイインピーダンス状態により電荷をループフィルタ内に閉じ込めることには限界があり、VCO の出力が変化する。PLL 全体としては VCO の制御電圧を保とうとするために、図 4(b)に示すようにチャージポンプが漏れ電荷を補うためのパルス電流を出力する。この補償電流により、参照信号と出力信号の間に位相差が生じ、これを定常位相差と呼ぶ。

定常位相差がチャージポンプの補償電流に依存することから、ループフィルタ内の電荷量を調整することで定常位相差の制御が可能である。例えば、フィルタ内から漏れる電荷量を増やすと、図 2.16 に示すようにチャージポンプが出力する薄橙色の実効電流が増加する。この実効電流値は薄水色のパルス幅に相当し、結果として定常位相差の増加に繋がる。




図 5 補償電流増加による定常位相差の変化

ここで、図 4 に示すように定常位相差を $\Delta\phi$ 、パルス電流の電流値を I_{cp} とすると、実効電流 I_{eff} は

$$I_{eff} = I_{cp} \frac{\Delta\phi}{2\pi} \quad (2)$$

と表せる。また、定常位相差 $\Delta\phi$ とそれに対応する出力信号の位相変化 $\Delta\psi_{out}$ との間には

$$\Delta\psi_{out} = \frac{N}{R} \Delta\phi \quad (3)$$

の関係が成り立つ。従って、ループフィルタ外へ流れる電荷の変化に比例して、出力(RF)信号の位相を変化させることが可能である。




図 6 チャージポンプ出力のパルス電流と実効電流の関係

3. 位相可変 PLL

2台の2.45 GHz 位相可変 PLL を用い、RF 位相制御の実験を行った。




図 7 RF 位相制御の実験系

実験では、参照信号として任意波形発生器から 50 MHz の正弦波を発生させ、これを 49 過倍に設定した PLL に入力した(図 7)。2.45 GHz に過倍した RF 信号の位相差 $\Delta\phi$ を IQ 検波器により測定できるようにした。なお、IQ 検波の動作に十分な信号強度を得るとともに、PLL 同士のカップリングを抑制するために、PLL の出力にアンプを挿入した。

2台の PLL のうち片方の出力位相は固定し、もう一方の PLL 内のループフィルタ部に接続された電圧源の

値を変化させ、RF 位相差 $\Delta\phi$ の変化を観測した。

図 8 にオシロスコープでの観測結果を示す。図の下に出力位相を変化させた PLL ループフィルタ部に接続された電圧源の値を記している。




図 8 RF 位相差測定結果

図から読み取れるように、電圧源の値を変化させると、RF 位相差 $\Delta\phi$ が変化することが確認できた。ただし、位相ノイズが非常に大きくなる箇所があり、安定した位相制御が確認できたのは 100° 程度であった。これは PLL の出力同士が、アンプ・IQ 検波器を通してわずかに結合していることが原因だと思われる。なお、ループフィルタ部のオペアンプの一端子の電圧は 2.5 V になるように設計しているが、電圧値 $V = 2.5$ V のときには $\phi = 0^\circ$ とならないのは、PLL 2 台の漏れ電荷に個体差が存在するためである。ただし個体差は一度測定しておけば後で補正ができるため、位相制御においては大き

な問題にならない。

得られたデータから、 V と ψ の関係をプロットしたグラフを式(3)による理論値とともに図9に示す。ただし、 $V = 2.45\text{ V}$ のとき $\psi = 0^\circ$ となるよう、 ψ からオフセットを差し引いている。




図9 電圧値 V と位相差 ψ の関係

図9より、位相差 ψ は電圧源の値 V の値に概ね比例して変化していることが確認できた。また、位相制御によるパワー変動は約0.5 dBmであった。

4.まとめ

位相制御の原理として、PLLのループフィルタ部における漏れ電流を調整することで出力位相の制御が可能であることを提案し、2.45 GHz位相可変PLLを用いた位相制御実験を行った。理論値を実験値が概ね同様の傾向を示していることから、提案する原理が妥当であることを確かめた。また、100°程度の範囲において高い線形性および分解能を併せ持つ良好な実験結果を得られた。そのときの、位相制御によるパワー変動は約0.5 dBmであった。また、二つのPLLの位相関係が特定の状態のときにロックが外れやすくなり、位相ノイズが非常に増えることも確認された。これはPLLの出力同士が結合して、ロックに悪影響を与えていると考えられる。

文 献

- [1] T. Yagi, H. Shiomi, and Y. Okamura, "Phase Control Experiment of the PLL Oscillator for a Phase Array Antenna," IWPT2012 (May 2012)
- [2] 八木隆典, 塩見英久, 岡村康行, "不完全積分ループフィルタによるPLL発振器の位相制御," 電子情報通信学会 2012年ソサイエティ大会 (Sep. 2012)
- [3] T. Yagi, H. Shiomi, and Y. Okamura, "Phase Variable PLL Oscillator using Imperfect Integral Loop Filter," APMC2012 (May 2012)
- [4] 岸本修也, 折橋直行, 濱田康宏, 伊藤正治, 丸橋建一, "60GHz帯 CMOS フェーズドアレイ送信機," IEICE Technical Report MW2009-81, pp. 43-48, 2009.
- [5] S. Alalusi and R. Brodersen, "A 60GHz Phased Array in CMPS," IEEE Custom Integrated Circuits Conf., pp.393-396, 2006.
- [6] A. Natarajan, B. Floyd, and A. Hajimiri, "A Bidirectional RF-Combining 60GHz Phased-Array Front-End," ISSCC Dig. Tech. Papers, pp. 202-203, Feb. 2007.
- [7] 上橋進, "フェーズドアレイアンテナ用マイクロ波移相器," 電子情報通信学会総合大会講演論文集 1997年, エレクトロニクス(I), pp. 532-533, 1997.